当前位置:首页 > 电子 > 如何看懂电路图(八)-数字电路门电路和触发器

如何看懂电路图(八)-数字电路门电路和触发器

数字逻辑电路的用途和特点

数字电子电路中的后起之秀是数字逻辑电路。把它叫做数字电路是因为电路中传递的虽然也是脉冲,但这些脉冲是用来表示二进制数码的,例如用高电平表示“ 1 ”,低电平表示“ 0 ”。声音图像文字等信息经过数字化处理后变成了一串串电脉冲,它们被称为数字信号。能处理数字信号的电路就称为数字电路。

这种电路同时又被叫做逻辑电路,那是因为电路中的“ 1 ”“ 0 ”还具有逻辑意义,例如逻辑“ 1 ”和逻辑“ 0 ”可以分别表示电路的接通和断开、事件的是和否、逻辑推理的真和假等等。电路的输出和输入之间是一种逻辑关系。这种电路除了能进行二进制算术运算外还能完 成逻辑运算和具有逻辑推理能力,所以才把它叫做逻辑电路。

由于数字逻辑电路有易于集成、传输质量高、有运算和逻辑推理能力等优点,因此被广泛用于计算机、自动控制、通信、测量等领域。一般家电产品中,如定时器、告警器、控制器、电子钟表、电子玩具等都要用数字逻辑电路。

数字逻辑电路的第一个特点是为了突出逻辑两个字,使用的是独特的图形符号。数字逻辑电路中有门电路和触发器两种基本单元电路,它们都是以晶体管和电阻等 元件组成的,但在逻辑电路中我们只用几个简化了的图形符号去表示它们,而不画出它们的具体电路,也不管它们使用多高电压,是 TTL 电路还是 CMOS 电路等等。按逻辑功能要求把这些图形符号组合起来画成的图就是逻辑电路图,它完全不同于一般的放大振荡或脉冲电路图。

数字电路中有关信息是包含在 0 1 的数字组合内的,所以只要电路能明显地区分开 0 1 0 1 的组合关系没有破坏就行,脉冲波形的好坏我们是不大理会的。所以数字逻辑电路的第二个特点是我们主要关心它能完成什么样的逻辑功能,较少考虑它的电气参数 性能等问题。也因为这个原因,数字逻辑电路中使用了一些特殊的表达方法如真值表、特征方程等,还使用一些特殊的分析工具如逻辑代数、卡诺图等等,这些也都 与放大振荡电路不同。

门电路和触发器

1 )门电路

门电路可以看成是数字逻辑电路中最简单的元件。目前有大量集成化产品可供选用。

最基本的门电路有 3 种:非门、与门和或门。非门就是反相器,它把输入的 0 信号变成 1 1 变成 0 。这种逻辑功能叫,如果输入是 A ,输出写成 P=A 。与门有 2 个以上输入,它的功能是当输入都是 1 时,输出才是 1 。这种功能也叫逻辑乘,如果输入是 A B ,输出写成 P=A·B 。或门也有 2 个以上输入,它的功能是输入有一个 1 时,输出就是 1 。这种功能也叫逻辑加,输出就写成 P=A B

把这三种基本门电路组合起来可以得到各种复合门电路,如与门加非门成与非门,或门加非门成或非门。图 1 是它们的图形符号和真值表。此外还有与或非门、异或门等等。

数字集成电路有 TTL HTL CMOS 等多种,所用的电源电压和极性也不同,但只要它们有相同的逻辑功能,就用相同的逻辑符号。而且一般都规定高电平为 1 、低电平为 0

2 )触发器

触发器实际上就是脉冲电路中的双稳电路,它的电路和功能都比门电路复杂,它也可看成是数字逻辑电路中的元件。目前也已有集成化产品可供选用。常用的触发器有 D 触发器和 J—K 触发器。

D 触发器有一个输入端 D 和一个时钟信号输入端 CP ,为了区别在 CP 端加有箭头。它有两个输出端,一个是 Q 一个是 Q ,加有小圈的输出端是 Q 端。另外它还有两个预置端 R D S D ,平时正常工作时要 R D S D 端都加高电平 1 ,如果使 R D =0 S D 仍为 1 ),则触发器被置成 Q=0 ;如果使 S D =0 R D =1 ),则被置成 Q=1 。因此 R D 端称为置 0 端, S D 端称为置 1 端。 D 触发器的逻辑符号见图 2 ,图中 Q D SD 端画在同一侧; Q R D 画在另一侧。 R D S D 都带小圆圈,表示要加上低电平才有效。

D 触发器是受 CP D 端双重控制的, CP 加高电平 1 时,它的输出和 D 的状态相同。如 D=0 CP 来到后, Q=0 ;如 D=1 CP 来到后, Q=1 CP 脉冲起控制开门作用,如果 CP=0 ,则不管 D 是什么状态,触发器都维持原来状态不变。这样的逻辑功能画成表格就称为功能表或特性表,见图 2 。表中 Q n+1 表示加上触发信号后变成的状态, Qn 是原来的状态。“ X ”表示是 0 1 的任意状态。

有的 D 触发器有几个 D 输入端: D 1 D 2 … 它们之间是逻辑与的关系,也就是只有当 D 1 D 2 … 都是 1 时,输出端 Q 才是 1

另一种性能更完善的触发器叫 J K 触发器。它有两个输入端: J 端和 K 端,一个 CP 端,两个预置端: R D 端和 S D 端,以及两个输出端: Q Q 端。它的逻辑符号见图 3 J K 触发器是在 CP 脉冲的下阵沿触发翻转的,所以在 CP 端画一个小圆圈以示区别。图中, J S D Q 画在同一侧, K R D Q 画在另一侧。

J K 触发器的逻辑功能见图 3 。有 CP 脉冲时(即 CP=1 ): J K 都为 0 ,触发器状态不变; Q n 1 =Qn J 0 K=1 ,触发器被置 0 Q n 1 =0 J=1 K=0 Q n+1 =1 J=1 K=1 ,触发器翻转一下: Q n 1 =Qn 。如果不加时钟脉冲,即 CP=0 时,不管 J K 端是什么状态,触发器都维持原来状态不变: Q n 1 =Qn 。有的 J—K 触发器同时有好几个 J 端和 K 端, J 1 J 2 … K 1 K 2 … 之间都是逻辑与的关系。有的 J K 触发器是在 CP 的上升沿触发翻转的,这时它的逻辑符号图的 CP 端就不带小圆圈。也有的时候为了使图更简洁,常常把 RD S D 端省略不画

除特别注明外,本站所有文章均为视觉电子科技原创,转载请注明出处来自https://feelsight.cn/post/88.html

赞 (0

发表评论

发表评论:

◎欢迎参与讨论,请在这里发表您的看法、交流您的观点。

扫一扫,加我为微信好友 加我为微信好友
00:00 / 00:00
随机播放

    分享:

    支付宝

    微信